饶辅天

2025 第九届全国大学生集成电路创新创业大赛 Robei 杯 · 队长 & 主要设计者

• 完成全部 RTL 设计与 FPGA 硬件实现，主导协处理器从算法验证到硬件部署的全流程
• 支持 ECB / CBC / CTR 三种模式与 128 / 192 / 256 位可变密钥长度，兼容 APB 总线接口
• 自主设计 UART 控制的下位机，用于验证 APB 总线时序与算核功能正确性
• 通过拆分流水线解决 FPGA 综合中的建立时间（Setup Time）违例，完成时序收敛

2026.01 至今 · 已通过预学习答辩，完成 D、C1 阶段，正在 C2 阶段

学习记录 B 站视频合集

• 模块化实现迷你 RISC-V 单周期 NPC（IFU / IDU / EXU / LSU / WBU），Verilator + DPI-C 实现访存与仿真终止
• 为 NPC 仿真实现 MMIO 地址解码、串口与 RTC 时钟，跑通 am-kernels cpu-tests、riscv-tests 与 Hello World
• NEMU 侧扩展至 RV32IM，实现 itrace / mtrace / ftrace 全套追踪 + iringbuf，并搭建 NEMU↔Spike 逐条 DiffTest
• 将 NEMU 的表达式求值 / 监视点 / sdb 移植到 NPC，仅重接 4 个后端原语即复用全部前端逻辑