饶辅天

2025 第九届全国大学生集成电路创新创业大赛 Robei 杯 · 队长 & 主要设计者

• 完成全部 RTL 设计与 FPGA 硬件实现，主导协处理器从算法验证到硬件部署的全流程
• 支持 ECB / CBC / CTR 三种模式与 128 / 192 / 256 位可变密钥长度，兼容 APB 总线接口
• 50 MHz 时计算速度为 228 Mbit/s（包含与主机通信开销）
• 自主设计 UART 控制的下位机，用于验证 APB 总线时序与算核功能正确性
• 通过拆分流水线解决 FPGA 综合中的建立时间（Setup Time）违例，完成时序收敛

2026.01 至今 · 已通过预学习答辩，完成 D 阶段与 C1–C4，正在 C5 收尾

学习记录 B 站视频合集

• 完成支持 RV32E 的模块化单周期 NPC（IFU / IDU / EXU / LSU / WBU），使用 Verilator + DPI-C 实现访存与仿真终止
• 为 NPC 仿真实现 MMIO 地址解码、串口与 RTC 时钟，跑通 am-kernels cpu-tests、riscv-tests 与 Hello World
• NEMU 侧扩展至 RV32IM，实现 itrace / mtrace / ftrace 全套追踪 + iringbuf，并搭建 NEMU↔Spike 逐条 DiffTest
• 将 NEMU 的表达式求值 / 监视点 / sdb 移植到 NPC，仅重接 4 个后端原语即复用全部前端逻辑
• 搭建 NPC↔NEMU 逐条 DiffTest，以 DiffTest + itrace 驱动完成 RV32E 指令集实现与验收

开发体会：Debug 方法与工具在硬件开发中与设计思路同等重要。以逐条 DiffTest + itrace 替代“看 PC、查反汇编、反推行为”的手工调试后，每条指令的错误都能自动定位、可回溯，验证精力也从逐条排查转向把握全局功能与性能的正确性。